LS1043ABE9PQB

NXP Semiconductors
771-LS1043ABE9PQB
LS1043ABE9PQB

Tillverk:

Beskrivning:
Mikroprocessorer - MPU Layerscape 64-bit Arm Cortex-A53, Quad-core, 1.4GHz, AEC-Q100 Grade 2, Security enabled, 23x23 pkg

ECAD-modell:
Ladda ned den kostnadsfria Libary Loader för att omvandla denna fil för ditt ECAD-verktyg. Läs mer om ECAD-modellen.
Denna produkt kräver eventuellt ytterligare dokumentation vid export från USA.

Tillgänglighet

Lager:
Ej på lager
Fabrikens ledtid:
16 Veckor Uppskattad tillverkningstid i fabriken.
Minst: 60   Flera: 60
Enhetspris:
-,-- kr
Ext. pris:
-,-- kr
Est. Pris:
Denna produkt levereras UTAN KOSTNAD

Prissättning (SEK)

Antal Enhetspris
Ext. pris
1.454,86 kr 87.291,60 kr

Produktattribut Attributvärde Välj attribut
NXP
Produktkategori: Mikroprocessorer - MPU
Leveransaviseringar:
 Denna produkt kräver eventuellt ytterligare dokumentation vid export från USA.
RoHS-direktivet:  
ARM Cortex A53
4 Core
64 bit
1.4 GHz
FCPBGA-780
32 kB
32 kB
1 V
LS1043A
SMD/SMT
- 40 C
+ 105 C
AEC-Q100
Tray
Märke: NXP Semiconductors
Monteringsland: Not Available
Distributionsland: Not Available
Ursprungsland: KR
DataRAM-storlek: 128 kB
Gränssnittstyp: Ethernet, I2C, PCI-e, Serial, USB
L2 Cacheinstruktions-/dataminne: 1 MB
Minnestyp: DDR3L / DDR4 SDRAM
Fuktkänsliga: Yes
Antal timers/räknare: 8 Timer
Processorserie: QorIQ LS1043A_Auto
Produkttyp: Microprocessors - MPU
Fabriksförpackningskvantitet: 60
Underkategori: Microprocessors - MPU
Handelsnamn: QorIQ
Övervakningstimers: Watchdog Timer
Del # Alias: 935382431557
Hittade produkter:
Markera minst en kryssruta för att visa liknande produkter
Markera minst en kryssruta ovan för att visa liknande produkter i denna kategori.
Attribut som valts: 0

Denna funktion kräver att Javascript är aktiverat.

TARIC:
8542319000
CNHTS:
8542319091
USHTS:
8542310045
ECCN:
5A002.a.1

Layerscape Architecture

NXP Layerscape Architecture is the underlying system architecture of the QorIQ® LS series processors. The architecture enables next-generation networks with up to 100Gb/s performance and enhanced packet processing capabilities. Design effort is simplified with a standard, open programming model and a software-aware architecture framework. This design enables customers to fully exploit the underlying hardware for maximum optimization, with the capability to easily adapt to network changes for real-time soft control over the network. A uniform hardware and software model provides the compatibility and scalability required for designing end-to-end networking equipment from home-to carrier-class products. The core-agnostic architecture incorporates the optimum core for the given application: Arm® cores or Power Architecture® cores.