74LVC1G373DBVR1G4

Texas Instruments
595-4LVC1G373DBVR1G4
74LVC1G373DBVR1G4

Tillverk:

Beskrivning:
Spärrarna Single D-Type Latch with 3S Output

Livscykel:
Ny produkt:
Nytt från denna tillverkare.
ECAD-modell:
Ladda ned den kostnadsfria Libary Loader för att omvandla denna fil för ditt ECAD-verktyg. Läs mer om ECAD-modellen.

På lager: 5 997

Lager:
5 997 Kan skickas omedelbart
Fabrikens ledtid:
12 Veckor Uppskattad tillverkningstid i fabriken för kvantiteter som är större än vad som visas.
Minst: 1   Flera: 1
Enhetspris:
-,-- kr
Ext. pris:
-,-- kr
Est. Pris:

Prissättning (SEK)

Antal Enhetspris
Ext. pris
12,43 kr 12,43 kr
7,56 kr 75,60 kr
6,36 kr 159,00 kr
4,83 kr 483,00 kr
4,17 kr 1 042,50 kr
3,66 kr 1 830,00 kr
3,29 kr 3 290,00 kr
Komplett Papprulle (beställ i multiplar av 3000)
2,81 kr 8 430,00 kr
2,50 kr 15 000,00 kr

Produktattribut Attributvärde Välj attribut
Texas Instruments
Produktkategori: Spärrarna
RoHS-direktivet:  
D-Type
LVC
1 Output
SOT-23-6
Non-Inverting
32 mA
- 32 mA
1.65 V
5.5 V
- 40 C
+ 125 C
Reel
Cut Tape
Märke: Texas Instruments
Monteringsland: Not Available
Distributionsland: Not Available
Ursprungsland: CN
Monteringsstil: SMD/SMT
Antal kanaler: 1 Channel
Antal ingångslinjer: 1 Input
Arbetsström: 10 uA
Produkttyp: Latches
Serie: 74LVC1G373DBVR1G4
Fabriksförpackningskvantitet: 3000
Underkategori: Logic ICs
Strömstyrka - Max: 10 uA
Hittade produkter:
Markera minst en kryssruta för att visa liknande produkter
Markera minst en kryssruta ovan för att visa liknande produkter i denna kategori.
Attribut som valts: 0

Denna funktion kräver att Javascript är aktiverat.

TARIC:
8542319000
USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99

SN74LVC1G37/SN74LVC1G37-Q1 Single D-Type Latches

Texas Instruments SN74LVC1G37/SN74LVC1G37-Q1 Single D-Type Latches are designed for 1.65V to 5.5V VCC operation. This device is particularly suitable for implementing I/O ports, buffer registers, working registers, and bidirectional bus drivers. The Q outputs follow the data (D) inputs while the latch-enable (LE) input is high. When LE is taken low, the Q outputs are latched at the logic levels set up at the D inputs.