CD74ACT164PWR

Texas Instruments
595-CD74ACT164PWR
CD74ACT164PWR

Tillverk:

Beskrivning:
Skiftregisterräknare 8-Bit Serial-In/Para llel-Out Shift Regi

Livscykel:
Ny produkt:
Nytt från denna tillverkare.
ECAD-modell:
Ladda ned den kostnadsfria Libary Loader för att omvandla denna fil för ditt ECAD-verktyg. Läs mer om ECAD-modellen.

På lager: 2 950

Lager:
2 950 Kan skickas omedelbart
Fabrikens ledtid:
12 Veckor Uppskattad tillverkningstid i fabriken för kvantiteter som är större än vad som visas.
Minst: 1   Flera: 1
Enhetspris:
-,-- kr
Ext. pris:
-,-- kr
Est. Pris:

Prissättning (SEK)

Antal Enhetspris
Ext. pris
8,42 kr 8,42 kr
6,05 kr 60,50 kr
5,45 kr 136,25 kr
4,80 kr 480,00 kr
4,48 kr 1 120,00 kr
4,29 kr 2 145,00 kr
4,28 kr 4 280,00 kr
Komplett Papprulle (beställ i multiplar av 3000)
3,94 kr 11 820,00 kr
3,84 kr 23 040,00 kr

Produktattribut Attributvärde Välj attribut
Texas Instruments
Produktkategori: Skiftregisterräknare
RoHS-direktivet:  
Serial-In, Parallel-Out
Serial to Parallel
8 Circuit
8 bit
TSSOP-14
ACT
Shift Register
4 Input
Push-Pull
6 ns
4.5 V
5.5 V
- 55 C
+ 125 C
Reel
Cut Tape
Märke: Texas Instruments
Monteringsland: Not Available
Distributionsland: Not Available
Ursprungsland: CN
Högnivå-utström: - 24 mA
Ingångstyp: CMOS
Lågnivå-utström: 24 mA
Monteringsstil: SMD/SMT
Antal utgångslinjer: 8 Output
Driftspänning: 4.5 V to 5.5 V
Produkt: Shift Registers
Produkttyp: Counter Shift Registers
Återställningstyp: Asynchronous
Serie: CD74ACT164
Fabriksförpackningskvantitet: 3000
Underkategori: Logic ICs
Utlösningstyp: Rising Edge
Hittade produkter:
Markera minst en kryssruta för att visa liknande produkter
Markera minst en kryssruta ovan för att visa liknande produkter i denna kategori.
Attribut som valts: 0

Denna funktion kräver att Javascript är aktiverat.

TARIC:
8542319000
CNHTS:
8542399000
USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99

CD74AC164/CD74ACT164 8-Bit SIPO Shift Registers

Texas Instruments CD74AC164/CD74ACT164 8-Bit SIPO Shift Registers have two serial inputs (A and B) connected through an AND gate and an asynchronous clear (CLR). The device requires a high signal on both A and B to set the input data line high; a low signal on either will set the input data line low. Data at A and B can be changed while CLK is high or low, provided the minimum set-up time requirements are met.