CDCU877RHAT

Texas Instruments
595-CDCU877RHAT
CDCU877RHAT

Tillverk:

Beskrivning:
Klockdrivare och fördelning 1.8v PLL Clock Drive r A 595-CDCU877RHAR A 595-CDCU877RHAR

ECAD-modell:
Ladda ned den kostnadsfria Libary Loader för att omvandla denna fil för ditt ECAD-verktyg. Läs mer om ECAD-modellen.

På lager: 281

Lager:
281 Kan skickas omedelbart
Fabrikens ledtid:
6 Veckor Uppskattad tillverkningstid i fabriken för kvantiteter som är större än vad som visas.
Minst: 1   Flera: 1
Enhetspris:
-,-- kr
Ext. pris:
-,-- kr
Est. Pris:
Förpackning:
Komplett Papprulle (beställ i multiplar av 250)

Prissättning (SEK)

Antal Enhetspris
Ext. pris
Skärtejp/MouseReel™
111,21 kr 111,21 kr
87,34 kr 873,40 kr
81,40 kr 2.035,00 kr
74,69 kr 7.469,00 kr
Komplett Papprulle (beställ i multiplar av 250)
71,50 kr 17.875,00 kr
68,64 kr 34.320,00 kr
67,65 kr 67.650,00 kr
† 58,00 kr MouseReel™-avgiften kommer att läggas till och beräknas i din kundvagn. MouseReel™-beställningar kan inte avbeställas eller returneras.

Produktattribut Attributvärde Välj attribut
Texas Instruments
Produktkategori: Klockdrivare och fördelning
RoHS-direktivet:  
SSTL-18
400 MHz
SSTL-18
VQFN-40
1.7 V
1.9 V
CDCU877
- 40 C
+ 85 C
Reel
Cut Tape
MouseReel
Märke: Texas Instruments
Monteringsland: Not Available
Distributionsland: Not Available
Ursprungsland: MY
Fuktkänsliga: Yes
Monteringsstil: SMD/SMT
Arbetsström: 135 mA
Produkt: Clock Drivers
Produkttyp: Clock Drivers & Distribution
Fabriksförpackningskvantitet: 250
Underkategori: Clock & Timer ICs
Typ: Phase-Locked-Loops (PLLs) and Oscillators
Enhetens vikt: 104 mg
Hittade produkter:
Markera minst en kryssruta för att visa liknande produkter
Markera minst en kryssruta ovan för att visa liknande produkter i denna kategori.
Attribut som valts: 0

Denna funktion kräver att Javascript är aktiverat.

TARIC:
8542399000
CNHTS:
8542319090
CAHTS:
8542390000
USHTS:
8542390090
JPHTS:
8542390990
MXHTS:
85423999
ECCN:
EAR99

CDCU877 Phase-Lock Loop Clock Driver

Texas Instruments CDCU877 Phase-Lock Loop Clock Driver is a high-performance, low-jitter, low-skew, zero-delay buffer. It distributes a differential clock input pair (CK, /CK) to 10 differential pairs of clock outputs (Yn, /Yn) and one differential pair of feedback clock outputs (FBOUT, /FBOUT). The clock outputs are controlled by the input clocks (CK, /CK), the feedback clocks (FBIN, /FBIN), the LVCMOS control pins (OE, OS), and the analog power input (AVDD). When OE is low, the clock outputs, except FBOUT, /FBOUT, are disabled while the internal PLL maintains its locked-in frequency. OS (output select) is a program pin that must be tied to GND or VDD. When OS is high, OE functions as previously described. When OS and OE are both low, OE does not affect Y7, /Y7, as these are free-running. When AVDD is grounded, the PLL is turned off and bypassed for test purposes.