LMK5C33414ARGCRS1

Texas Instruments
595-LMK5C33414ARGCRS
LMK5C33414ARGCRS1

Tillverk:

Beskrivning:
Klocksynthesizer/brusrensare Three DPLL three AP LL four-input and 1

ECAD-modell:
Ladda ned den kostnadsfria Libary Loader för att omvandla denna fil för ditt ECAD-verktyg. Läs mer om ECAD-modellen.

Tillgänglighet

Lager:
Ej på lager
Fabrikens ledtid:
18 Veckor Uppskattad tillverkningstid i fabriken.
Minst: 2500   Flera: 2500
Enhetspris:
-,-- kr
Ext. pris:
-,-- kr
Est. Pris:
Denna produkt levereras UTAN KOSTNAD

Prissättning (SEK)

Antal Enhetspris
Ext. pris
Komplett Papprulle (beställ i multiplar av 2500)
424,27 kr 1.060.675,00 kr

Produktattribut Attributvärde Välj attribut
Texas Instruments
Produktkategori: Klocksynthesizer/brusrensare
RoHS-direktivet:  
14 Output
1.25 GHz
APLL
DPLL
VQFN-64
800 MHz
3.135 V
3.465 V
- 40 C
+ 105 C
LMK5C33414AS1
SMD/SMT
Reel
Märke: Texas Instruments
Monteringsland: Not Available
Distributionsland: Not Available
Ursprungsland: PH
Fuktkänsliga: Yes
Arbetsström: 1.085 A
Produkt: Network Synthesizers / Jitter Cleaners
Produkttyp: Clock Synthesizers / Jitter Cleaners
Fabriksförpackningskvantitet: 2500
Underkategori: Clock & Timer ICs
Hittade produkter:
Markera minst en kryssruta för att visa liknande produkter
Markera minst en kryssruta ovan för att visa liknande produkter i denna kategori.
Attribut som valts: 0

Denna funktion kräver att Javascript är aktiverat.

USHTS:
8542390090
ECCN:
EAR99

LMK5C33414AS1 Network Synchronizer

Texas Instruments LMK5C33414AS1 Network Synchronizer is a network synchronizer and jitter cleaner designed to meet the stringent requirements of wireless communications and infrastructure applications. The LMK5C33414AS1 is a device bundled with software support for IEEE-1588 PTP synchronization to a primary reference clock source. The network synchronizer integrates three DPLLs to provide jitter attenuation and hitless switching with programmable loop bandwidth and no external loop filters. This feature maximizes ease of use and flexibility. Each DPLL phase locks a paired APLL to a reference input.