A3T2GF40CBF-HPI

Zentel Japan
155-A3T2GF40CBF-HPI
A3T2GF40CBF-HPI

Tillverk:

Beskrivning:
DRAM DDR3&DDR3L 2Gb, 128Mx16, 1866 at CL13, 1.35V&1.5V, FBGA-96, Ind. Temp.

Datablad:
ECAD-modell:
Ladda ned den kostnadsfria Libary Loader för att omvandla denna fil för ditt ECAD-verktyg. Läs mer om ECAD-modellen.
Mer information
Lär dig mer om Zentel Japan A3T2GF40CBF-HPI

På lager: 1 884

Lager:
1 884 Kan skickas omedelbart
Fabrikens ledtid:
20 Veckor Uppskattad tillverkningstid i fabriken för kvantiteter som är större än vad som visas.
Partier som är större än 1884 kommer att omfattas av ett krav på minimibeställning.
Minst: 1   Flera: 1
Enhetspris:
-,-- kr
Ext. pris:
-,-- kr
Est. Pris:

Prissättning (SEK)

Antal Enhetspris
Ext. pris
102,41 kr 102,41 kr
95,26 kr 952,60 kr
92,29 kr 2.307,25 kr
90,20 kr 4.510,00 kr
87,89 kr 8.789,00 kr
85,03 kr 21.257,50 kr
79,97 kr 39.985,00 kr
77,88 kr 77.880,00 kr
2 090 Beräkning

Produktattribut Attributvärde Välj attribut
Zentel Japan
Produktkategori: DRAM
RoHS-direktivet:  
SDRAM - DDR3L
2 Gbit
16 bit
933 MHz
FPGA-96
128 M x 16
1.283 V
1.575 V
- 40 C
+ 95 C
DDR3(L)
Tray
Märke: Zentel Japan
Monteringsland: Not Available
Distributionsland: Not Available
Ursprungsland: TW
Fuktkänsliga: Yes
Monteringsstil: SMD/SMT
Produkttyp: DRAM
Fabriksförpackningskvantitet: 2090
Underkategori: Memory & Data Storage
Strömstyrka - Max: 82 mA
Handelsnamn: Zentel Japan
Enhetens vikt: 234,800 mg
Hittade produkter:
Markera minst en kryssruta för att visa liknande produkter
Markera minst en kryssruta ovan för att visa liknande produkter i denna kategori.
Attribut som valts: 0

Datablad

CNHTS:
8542329010
USHTS:
8542320036
ECCN:
EAR99

DDR3 SDRAM

Zentel DDR3 SDRAM features a high-speed data transfer that is realized by the 8 bits prefetch pipelined architecture. The SDRAM has a double-data-rate architecture with two data transfers per clock cycle. They have a bi-directional differential data strobe (DQS and /DQS) and are transmitted/received with data for capturing data at the receiver. DQS is edge-aligned with data for READs; center-aligned with data for WRITEs. The differential clock inputs (CK and /CK) DLL aligns DQ and DQS transitions with CK transitions.

PRESENTERADE PRODUKTER
ZENTEL JAPAN

Supplier Image
Visa alla de nyaste produkterna från Zentel Japan

Ett oväntat fel har inträffat.


Har du en fråga? Besök hjälpcentret.
Om du har frågor som rör en specifik beställning kan du logga in på ditt konto.

Om du stöter på ytterligare problem kan du kontakta oss på 800-346-6873 eller skicka ett meddelande via e-post till help@mouser.com.