MT46V32M16P-5B:J

Micron
340-122552-TRAY
MT46V32M16P-5B:J

Tillverk:

Beskrivning:
DRAM DDR 512Mbit 16 66/66TSOP 1 CT

Livscykel:
Verifiera statusen med fabriken:
Informationen om livscykel är oklar. Erhåll ett anbud för att verifiera tillgängligheten för detta artikelnummer från tillverkaren.
ECAD-modell:
Ladda ned den kostnadsfria Libary Loader för att omvandla denna fil för ditt ECAD-verktyg. Läs mer om ECAD-modellen.

På lager: 3 698

Lager:
3 698 Kan skickas omedelbart
Fabrikens ledtid:
53 Veckor Uppskattad tillverkningstid i fabriken för kvantiteter som är större än vad som visas.
Partier som är större än 3698 kommer att omfattas av ett krav på minimibeställning.
Lång ledtid har rapporterats för denna produkt.
Minst: 1   Flera: 1   Maximalt: 5400
Enhetspris:
-,-- kr
Ext. pris:
-,-- kr
Est. Pris:

Prissättning (SEK)

Antal Enhetspris
Ext. pris
87,34 kr 87,34 kr

Produktattribut Attributvärde Välj attribut
Micron Technology
Produktkategori: DRAM
RoHS-direktivet:  
SDRAM - DDR
512 Mbit
16 bit
200 MHz
TSOP-66
32 M x 16
700 ps
2.5 V
2.7 V
0 C
+ 70 C
MT46V
Tray
Märke: Micron
Monteringsland: TW
Distributionsland: Not Available
Ursprungsland: TW
Fuktkänsliga: Yes
Monteringsstil: SMD/SMT
Produkttyp: DRAM
Fabriksförpackningskvantitet: 1080
Underkategori: Memory & Data Storage
Strömstyrka - Max: 85 mA
Enhetens vikt: 551 mg
Hittade produkter:
Markera minst en kryssruta för att visa liknande produkter
Markera minst en kryssruta ovan för att visa liknande produkter i denna kategori.
Attribut som valts: 0

                        
The factory is currently not accepting orders for this product.

Denna funktion kräver att Javascript är aktiverat.

CNHTS:
8542329010
CAHTS:
8542320020
USHTS:
8542320028
MXHTS:
8542320299
ECCN:
EAR99

DDR SDRAM

Micron DDR SDRAM  är revolutionerande och banbrytande teknik som gör det möjligt för program att överföra data på den stigande och fallande kanten på en klocksignal. Detta fördubblar bandbredden och förbättrar prestandan SDR SDRAM. För att uppnå denna funktionalitet använder Micron en 2n-prefetch-arkitektur, där den interna databussen är dubbelt så stor som den externa databussen, så att datainsamlingen kan ske två gånger varje klockcykel.