AS4C256M32MD4V-062BAN

Alliance Memory
913-AS4C256M32MD4V
AS4C256M32MD4V-062BAN

Tillverk:

Beskrivning:
DRAM LPDDR4X, 8G, 256M x 32, 0.6V, 200ball TFBGA, 1600MHZ, ECC, AUTO TEMP

ECAD-modell:
Ladda ned den kostnadsfria Libary Loader för att omvandla denna fil för ditt ECAD-verktyg. Läs mer om ECAD-modellen.

På lager: 589

Lager:
589 Kan skickas omedelbart
Fabrikens ledtid:
30 Veckor Uppskattad tillverkningstid i fabriken för kvantiteter som är större än vad som visas.
Partier som är större än 589 kommer att omfattas av ett krav på minimibeställning.
Minst: 1   Flera: 1
Enhetspris:
-,-- kr
Ext. pris:
-,-- kr
Est. Pris:
Denna produkt levereras UTAN KOSTNAD

Prissättning (SEK)

Antal Enhetspris
Ext. pris
1.258,18 kr 1.258,18 kr
1.160,17 kr 11.601,70 kr
1.122,00 kr 28.050,00 kr
1.093,62 kr 54.681,00 kr
1.066,12 kr 106.612,00 kr
272 Beräkning

Produktattribut Attributvärde Välj attribut
Alliance Memory
Produktkategori: DRAM
RoHS-direktivet:  
SDRAM - LPDDR4X
8 Gbit
32 bit
1.6 GHz
FBGA-200
256 M x 32
3.5 ns
1.06 V
1.95 V
- 40 C
+ 105 C
Tray
Märke: Alliance Memory
Monteringsland: Not Available
Distributionsland: Not Available
Ursprungsland: CN
Fuktkänsliga: Yes
Monteringsstil: SMD/SMT
Produkttyp: DRAM
Fabriksförpackningskvantitet: 136
Underkategori: Memory & Data Storage
Strömstyrka - Max: 158 mA
Hittade produkter:
Markera minst en kryssruta för att visa liknande produkter
Markera minst en kryssruta ovan för att visa liknande produkter i denna kategori.
Attribut som valts: 0

Denna funktion kräver att Javascript är aktiverat.

CNHTS:
8542329010
USHTS:
8542320036
ECCN:
EAR99

2GB/4GB/8GB/16GB/32GB LPDDR4 SDRAM

Alliance Memory 2GB/4GB/8GB/16GB/32GB LPDDR4 SDRAM is organized as 1 or 2 channels per device, and the individual channel is 8-banks and 16-bits. This product uses a double-data-rate architecture to achieve high-speed operation. The double data rate architecture is a 16n prefetch architecture with an interface. It's designed to transfer two data words per clock cycle at the I/O pins. These devices offer fully synchronous operations referenced to the rising and falling edges of the clock. The data paths are internally pipelined and 16n bits prefetched to achieve very high bandwidth.