V62/24609-01XE

Texas Instruments
595-V62/24609-01XE
V62/24609-01XE

Tillverk:

Beskrivning:
Vippkontakter BD9 SPIN EP SN74LV2T 74PWREP

ECAD-modell:
Ladda ned den kostnadsfria Libary Loader för att omvandla denna fil för ditt ECAD-verktyg. Läs mer om ECAD-modellen.

På lager: 2 993

Lager:
2 993 Kan skickas omedelbart
Fabrikens ledtid:
12 Veckor Uppskattad tillverkningstid i fabriken för kvantiteter som är större än vad som visas.
Minst: 1   Flera: 1
Enhetspris:
-,-- kr
Ext. pris:
-,-- kr
Est. Pris:

Prissättning (SEK)

Antal Enhetspris
Ext. pris
36,85 kr 36,85 kr
25,08 kr 250,80 kr
23,21 kr 580,25 kr
20,13 kr 2.013,00 kr
18,92 kr 4.730,00 kr
16,61 kr 8.305,00 kr
13,75 kr 13.750,00 kr
12,76 kr 38.280,00 kr
12,54 kr 75.240,00 kr

Produktattribut Attributvärde Välj attribut
Texas Instruments
Produktkategori: Vippkontakter
RoHS-direktivet:  
74LV
2 Circuit
Push-Pull
TSSOP-14
CMOS
- 8 mA
8 mA
1.8 V
5.5 V
SMD/SMT
- 55 C
+ 125 C
Märke: Texas Instruments
Monteringsland: Not Available
Distributionsland: Not Available
Ursprungsland: MY
Maximal klockfrekvens: 66.2 MHz
Antal ingångslinjer: 8 Input
Antal utgångslinjer: 4 Output
Produkttyp: Flip Flops
Serie: SN74LV2T74
Fabriksförpackningskvantitet: 3000
Underkategori: Logic ICs
Hittade produkter:
Markera minst en kryssruta för att visa liknande produkter
Markera minst en kryssruta ovan för att visa liknande produkter i denna kategori.
Attribut som valts: 0

Denna funktion kräver att Javascript är aktiverat.

TARIC:
8542319000
USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99

SN74LV2T74/SN74LV2T74-Q1 Dual D-Type Flip-Flop

Texas Instruments SN74LV2T74/SN74LV2T74-Q1 Dual D-Type Flip-Flops contain two independent D-type positive-edge-triggered flip-flops. A low level at the preset (PRE) input sets the output high. A low level at the clear (CLR) input resets the output low. Preset and clear functions are asynchronous and not dependent on the levels of the other inputs. When PRE and CLR are inactive (high), data at the data (D) input meeting the setup time requirements is transferred to the outputs (Q, Q) on the positive-going edge of the clock (CLK) pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of the input clock (CLK) signal. Following the hold-time interval, data at the data (D) input can be changed without affecting the levels at the outputs (Q, Q). The output level is referenced to the supply voltage (VCC) and supports 1.8V, 2.5V, 3.3V, and 5V CMOS levels.